Obiettivi:

ALGEBRA

- Applicazioni postulati e teoremi dell'algebra
- Forme Canoniche (con particolare attenzione alla SOP)
- Teorema di espansione di Shannon
    - Cofattore: significato e utilizzo
- Trasformazione di funzioni algebriche in soli NAND o NOR
- Verifiche algebriche tra funzioni
    - Intersezione, sottrazione (F-G), uguaglianza
- Condizioni di indifferenza
    - Significato, ODC e CDC

KARNAUGH

- Identificazione implicanti primi – Fase di espansione
    - Completamente specificate e Non completamente specificate
    - Espressione algebrica
- Copertura – Implicanti primi e implicanti primi ed essenziali
    - scelta (implicanti primi ed essenziali)
    - selezione (implicanti primi)
- Costo e circuito

QUINE McCLUSKEY

- Identificazione implicanti primi – Fase di espansione
    - Completamente specificate e Non completamente specificate
- Copertura
    - Tabella di copertura e costi
    - Approccio algoritmico: Essenzialità, Dominanza di Riga, Dominanza di colonna.
    - Circolarità del vincolo (B&B - Petrik)
    - Circuito, modello circuitale, Espressione algebrica e costo
- Estensione a più funzioni

ESERCITAZIONE 1 – ALGEBRA E KARNAUGH

ESERCIZIO 1

Dimostrare, utilizzando un solo processo algebrico che faccia uso delle proprietà dell'algebra, se le seguenti equazioni sono soddisfatte o meno. Se non soddisfatta, discutere il risultato.

- **A – (B ∪ C) = (A - B) ∩ (A – C) [vera]**

(A * (B + C)') * ((A * B') * (A * C'))' + (A * (B + C)')' * ((A * B') * (A * C'));
(A * (B' * C')) * (A * B' * A * C')' + (A * (B' * C'))' * (A * B' * A * C');
(A * B' C') * (A * A * B' * C')' + (A * B' * C')' * (A * A * B' * C');
(A * B' * C') * (A * B' * C')' + (A * B' * C')' * (A * B' * C');
0 + 0 = 0;

- **A ∩ (B ∪ C) = (A ∩ B) ∪ C [falsa]**

(A*(B+C))*((A*B)+C)' + (A*(B+C))'*((A*B)+C);
(A*(B+C))*((A*B)'*C') + (A'+(B+C)')*((A*B)+C);
(A*(B+C))*((A'+B')*C') + (A'+(B'*C'))*((A*B)+C);
(A*B+A*C))*(A'*C'+B'*C') + A'*A*B + A'*C+B'*C'*A*B+B'*C'*C;
A*B*A'*C'+A*B*B'*C'+ A*C*A'*C'+A*C*B'*C'+ A'*A*B + A'*C+B'*C'*A*B+B'*C'*C;
0 + 0 + 0 0 + 0 + A' * C + 0 + 0 = A' * C ≠ 0
Falsa. E' verificata solo se A è 1 (l'insieme universo, nella teoria degli insiemi) oppure se C è 0 (insieme vuoto); A'*C = 0 corrisponde a (A' * C)' = 1 (Attenzione: non è il duale); A + C' = 1 verificata se A = 1 oppure C = 0 (o entrambe le condizioni)

- **A – (B – C) = (A – B) – C [falsa]**
- **A – (B ∩ C) = (A – B) ∪ (A – C) [vera]**
- **A – (B – C) = (A – B) ∪ (A ∩ C)**

ESERCIZIO 2

F=A' + AB → Shannon per 1^ forma canonica (H=A'B + A'B' + AB)
Data G=B+A'B' → Shannon per 1^ forma canonica (H=A'B + A'B' + AB); Verificare l'effetto di Shannon su tabelle della verità

A B	G(A,B)
0 0	1
0 1	1
1 0	0
1 1	1

G_A= B

B	G(1,B)
0	0
1	1

$G_{A'}$= 1

B	G(0,B)
0	1
1	1

Verificare, solo algebricamente, che F = G (Nota: data una funzione booleana sono possibili più soluzione ottime a due livelli ed a costo minimo)
Nota: le due soluzioni sono equivalenti e si indica con ~ (cioè per ogni possibile configurazione degli ingressi producono la stessa uscita) RIFLESSIVA (A ~ A), SIMMETRICA (A ~ B → B ~ A), TRANSITIVA (A ~ H; H ~ B → A ~ B). La forma canonica è il rappresentante della classe.

Nota: se ci sono condizioni di indifferenza non si può parlare di EQUIVALENZA. Non esiste una sola forma canonica; ne esiste una per ogni assegnazione alle condizioni di indifferenza. Esempio

A B	G(A,B)
0 0	1
0 1	1
1 0	0
1 1	-

Per 11 si potrebbe avere sia 0 sia 1; ne consegue che sono possibili 2 tabelle della verità e, quindi, due forme canoniche.

ESERCIZIO 3 (09/24)

ESERCIZIO 1

(a) Si semplifichino le seguenti espressioni booleane usando le proprietà dell'algebra. Si mostrino chiaramente tutti i passaggi effettuati per giungere alla soluzione:

- $G(A,B,C) = \overline{C(AA+\overline{CB})+A\overline{B}} =$
- $H(A,B,C,D) = \overline{A+\overline{A}(B\overline{C}+D)} =$
- $F_1(A,B,C) = \overline{(A+B)}+(\overline{A}+\overline{B})+ABC =$

(b) Data la funzione F_2 qui di seguito riportata, si applichi l'espansione di Shannon iterativamente su A, B e C (prima su A poi il risultato su B ed infine su C) per arrivare alla sua prima forma canonica. Si mostrino i passaggi intermedi per arrivare alla soluzione.

$$F_2(A,B,C) = \overline{A}C+\overline{C}A+B$$

ESERCIZIO 4

Si semplifichino le seguenti espressioni booleane usando le proprietà dell'algebra. Si mostrino chiaramente tutti i passaggi effettuati per giungere alla soluzione. Disegnare il circuito sia delle espressioni logiche di partenza che dei risultati delle semplificazioni.

- A' (A + B) + C' + BC
  - = A' A + A' B + C' + B C = A' B +(C' + B + B C)= A' B + C' + B = (A' + 1) B + C' = B + C'
- A + B + (A + B)'=
  - (A+B) + (A+B)' con W=A+B si ha W+W' = 1
- A B C' + B C + A' B' C
  - = A B C' + B C + BC + A' B' C = B (AC' + C) + C (B + A' B') = B(AC' + C + A) + C(B + A'B' + A') = B (C + A) + C(B+ A') = BC + BA + BC + CA' = BA + BC + CA' = (CONSENSO) BA + CA' (NOTA: fare, dopo karnaugh, mappa per mostrare consenso)
- (A + B)(A + B')
  - = AA + AB' + BA + BB' = A + 0 = A
- B C D'+ C D + A B' C D' + A' B' C
  - = C (B D' + D + A B' D' + A' B') = C ((B D' + D) + (D+ A B' D') + A' B') = C ((B D' + D + B) + (D+ A B' D' + AB') + A' B') = C ((B D' + D + B) + (D+ A B' D' + AB') + A' B') = C (B + D + D + A B' + A' B') = C ((B + A B') + (B+ A' B') + D) = C ((B + A B' + A) + (B+ A' B' + A') + D) = C ((B + A) + (B+ A') + D) = C (B + A + A' + D) = C (B + 1 + D) = C

ESERCIZIO 5

Data la seguente espressione algebrica, **F(A,B,C, D)= BC'+ABD+ABC**, si svolgano i seguenti punti solo attraverso un processo algebrico.

- Si ricavi la funzione G=F' (complemento di F) senza semplificare F e si porti la funzione G come SOM ottimizzata, applicando solo un processo algebrico **il cui primo passo e' l'applicazione della legge di DeMorgan**
- Si ottimizzi F(A,B,C,D)= BC'+ABD+ABC sempre e solo utilizzando le regole dell'algebra Booleana
- Si verifichi che il risultato ottenuto al punto (a) e al punto (b) siano corretti sapendo che due funzioni sono complementari se e solo se hanno intersezione nulla (F1 and F0 = 0) e la loro unione è 1 (F1 or F2 = 1). Si usino sempre e solo le regole dell'algebra Booleana
- NOTA: Per garantire la validità di ogni risposta, è essenziale fornire una descrizione esplicita delle proprietà e/o teoremi dell'algebra Booleana che sono stati utilizzati per rispondere in ogni richiesta.


ESERCIZIO 6

- Semplificare l'espressione algebrica **F(a,b,c,d)=b((c+d)'+a(cd')'+d(ac')')+cd'** portandola nella forma minima su due livelli (somme di prodotti) utilizzando solo le proprietà dell'algebra di Boole. Si denomini il risultato G(a,b,c,d,):
    - Disegnare il circuito corrispondente di F(a,b,c,d,) e G(a,b,c,d).
- Applicare il teorema di Shannon alla espressione F(a,b,c,d,) fino ad ottenere la prima forma canonica.
- Della funzione F(a,b,c,d,) implementare una soluzione con multiplexer controllati dal segnale di controllo "d" e utilizzando le porte elementari per la rimanente parte.
- Identificare la tabella di verità di F a partire dalla prima forma canonica ottenuta. Identificare la tabella della verità di G.
- Minimizzare la funzione **F** utilizzando il metodo delle mappe di Karnaugh.
- Supponendo che il controllability don't care set della funzione sia CDC = a'b'cd+ab'cd+a'b'c'd+ab'c'd modificare la mappa di Karnaugh e minimizzare ulteriormente la funzione.

NOTA: si parlerà nel seguito di ODC e CDC. In questa prima esercitazione si introduce il concetto e lo si utilizza. In seguito, si introdurranno le reti che, incapsulando F, generano la riduzione di controllabilità e osservabilità.

ESERCIZIO 7

Sia data la rete combinatoria di figura dotata di quattro ingressi (A B C D) e una uscita (F)



Si determini la tabella della verità della rete combinatoria in figura.

- Usando il metodo delle mappe di Karnaugh si minimizzi la funzione logica in Somma di Prodotto (SoP); in particolare, si identifichino tutti gli implicanti primi, si specifichi quali tra questi (se esistono) sono essenziali, si scriva la/le espressioni algebriche della/delle soluzioni minime. Quale costo in termini di letterali?
- Data la funzione ottimizzata, si applichi il teorema di espansione di Shannon.
- Applicando alla mappa del punto 1 il CDC(Controllability DC Set): {a'b'c, bd'}, come cambia la funzione ottimizzata? (usare il costo in termini di letterali)
- Applicando alla mappa ottenuta al punto 4 il ODC(Observabilty DC Set):{a'b'd}. Come cambia la funzione ottimizzata? (usare il costo in termini di letterali)

NOTA: si parlerà nel seguito di ODC e CDC. In questa prima esercitazione si introduce il concetto e lo si utilizza. In seguito, si introdurranno le reti che, incapsulando F, generano la riduzione di controllabilità e osservabilità.


ESERCIZIO 8

ESERCIZIO 1

NOTA: **Per garantire la validità di ogni risposta, è essenziale fornire una descrizione esplicita delle proprietà e/o teoremi dell'algebra booleana che sono stati utilizzati per rispondere in ogni richiesta.**

(A) Data la seguente espressione algebrica, si identifichino, **solo attraverso un processo algebrico**, le reti RC1 e RC2 di figura.

F(A,B,C)= A'CD'E'+ABDE+CBD'E+A'B'CE+BC'DE'+ABCE'+A'C'DE+A'B'DE'



(B) Si ricavino, attraverso un solo processo algebrico, l'intersezione di RC1 con AB (lo si denomini H) e l'intersezione di RC2 sempre con AB (lo si denomini G). Si ricordi che `F AND G` rappresenta l'intersezione di `F` con `G`.

(C) dimostri che H e G sono identiche attraverso un unico processo algebrico. Si ricordi che `F xor G = 0` se solo se `F` e `G` producono sempre le stesse uscite. Descrivere tutti i passaggi eseguiti durante la dimostrazione per garantire la completezza dell'argomentazione.

(D) Si sintetizzi la funzione ABD+ABCD' utilizzando solo porte `NAND` a **3 ingressi**. Si disegni il circuito.

$RC1 = (\bar{A}C\bar{D} + B\bar{C}D + ABC + \bar{A}\bar{B}D)$


$RC2 = (ABD + CB\bar{D} + \bar{A}\bar{B}C + \bar{A}\bar{C}D)$

SHANNON ↑ ALTRE


ES ①

$\bar{A}\bar{B}$

$\bar{A}C\bar{D} + B\bar{C}D + ABC + \bar{A}\bar{B}D$



RC1 ⇒ MINIMA



RC2 ⇒ MINIMA

H = RC1 AND AB = $AB\bar{C}D + ABC$

G = RC2 AND AB = $ABD + AB\bar{C}\bar{D}$

$\overline{(AB\bar{C}D + ABC)}(ABD + AB\bar{C}\bar{D}) + (AB\bar{C}D + ABC)\overline{(ABD + AB\bar{C}\bar{D})}$ XOR

$[(\bar{A}+\bar{B}+C+\bar{D})(\bar{A}+\bar{B}+\bar{C})](ABD + AB\bar{C}\bar{D}) + (AB\bar{C}D + ABC)(\bar{A}+\bar{B}+\bar{D})(\bar{A}+\bar{B}+\bar{C}+D)$


$[\bar{A}+\bar{B}+\bar{A}\bar{D}+\bar{D}\bar{C}](ABD + AB\bar{C}\bar{D}) + (AB\bar{C}D + ABC)[\bar{A}+\bar{B}+\bar{D}\bar{C}] = \emptyset + \emptyset = 0$

$\emptyset$ $\emptyset$

ESERCIZIO 9

ESERCIZIO 1 – Algebra di Boole

Facendo riferimento all'architettura riportata nella figura qui di seguito, si chiede di:



a. Scrivere la forma algebrica di F(A,B,C,D) (funzione riportata nel rettangolo) senza applicare alcuna minimizzazione;

b. Ridurre F(A,B,C,D) utilizzando esclusivamente le proprietà dell'algebra. Si nomini **H(A,B,C,D)** il risultato della minimizzazione algebrica;

c. Applicare il teorema di espansione di Shannon ad F rispetto ad A. Si esplicitino in modo chiaro i cofattori F_A e $F_{A'}$ utilizzando esclusivamente le parentesi. Non si applichi alcuna minimizzazione algebrica. Si nomini **G(A,B,C,D)** il risultato della espansione;

d. Ridurre F_A utilizzando esclusivamente le proprietà dell'algebra;

e. Ridurre $F_{A'}$ utilizzando esclusivamente le proprietà dell'algebra;


f. Utilizzare le funzioni minimizzate ai punti d. (F_A minima) ed e. ($F_{A'}$ minima) in G(A,B,C,D). Si riduca G utilizzando le proprietà dell'algebra.

g. Si verifichi che H e G siano equivalenti.

NOTA: **Per garantire la validità di ogni risposta e dell'esercizio nel suo insieme, è essenziale che ogni richiesta sia soddisfatta in modo chiaro e esaustivo. Svolgere l'esercizio per punti evidenziando la soluzione per ogni punto.**

ESERCIZIO 10

Data la seguente rete combinatoria realizzata usando 3 porte OR un Multiplexer e un Decoder

1. 

- Si scrivano le espressioni algebriche dei blocchi funzionali (Nota: MUX e DECODER) che compongono i circuito.
- Si determini la tabella della verità dell'uscita f in funzione degli ingressi x_0, x_1 e s.
- Si minimizzi la funzione f usando il metodo delle mappe di Karnaugh.

ESERCITAZIONE 2 – Karnaugh e Quine McCluskey 1 e più uscite

ESERCIZIO 0 (TE_2022_02_10)

ESERCIZIO 11

F(a,b,c,d)= a(cd+c'd+cd')+ac((d+b')'+(d'+b)')'

G(a,b,c,d)= abc'd + abc + cd' + abcd' + a'c'd' + b'c'd'

1. Trasformare F(a,b,c,d) in una Somma di Prodotti (SOP) usando le sole proprietà dell'algebra e indicando, passo dopo passo, quali proprietà sono state utilizzate. Denominare H(a,b,c,d) il risultato della trasformazione.

1. F(a,b,c,d)= a(cd+c'd+cd')+ac((d+b')'+(d'+b)')'

   F(a,b,c,d)= a(cd+c'd+c'd+cd')+ac((d+b')*(d'+b)) Idempotenza + De Morgan

   F(a,b,c,d)= a(d(c+c')+c'd+cd')+ac(dd'+b'b+db+b'd') Distributiva

   F(a,b,c,d)= a(d(1+c')+cd')+ac(db+b'd') Distributiva + Inverso

   F(a,b,c,d)= a(d+cd')+ac(db+b'd') Elemento neutro

   F(a,b,c,d)= a(d+c)+ac(db+b'd') Consenso

   F(a,b,c,d)= ad+ac+ac(db+b'd') Distributiva


   F(a,b,c,d)= ad+ac(1+(db+b'd')) Consenso

   F(a,b,c,d)= H(a,b,c,d)= ac+ad Elemento neutro

2. Ottimizzare G(a,b,c,d) usando una mappa di karnaugh, avendo cura di ricavare tutti gli implicanti primi e di indicare quali, tra questi, sono anche essenziali; indicare quali e quante sono le possibili soluzioni. Denominare KG(a,b,c,d) la soluzione ottenuta (se sono presenti più soluzioni, scegliere quella ottima in base al costo dei letterali).


2. G(a,b,c,d) =

cd\ab	00	01	11	10
00	1	1	0	1
01	0	0	1	0
11	0	0	1	0
10	1	1	1	1




ESPANSIONE

Implicanti PRIMI: P0, P1, P2, P3, P4



COPERTURA

Implicanti PRIMI ed ESSENZIALI: P0, P1, P4



KG(a,b,c,d)= P0+P1+P4+P2

= b'd'+a'd'+abd+cd'

Questa è la soluzione migliore se si guarda il costo dei letterali.

3. Sottrarre da H(a,b,c,d) la funzione I(a,b,c,d)= cd'+ac'd. Denominare L(a,b,c,d) la funzione a due livelli L(a,b,c,d)= H-I.

3. L(a,b,c,d)= H(a,b,c,d)-I(a,b,c,d)= H(a,b,c,d)*(I(a,b,c,d))'=

L(a,b,c,d)= (ac+ad)*(cd'+ac'd)'=

L(a,b,c,d)= (ac+ad)*((cd')'*(ac'd)')=

L(a,b,c,d)= (ac+ad)*((c'+d)*(a'+c+d'))=

L(a,b,c,d)= (ac+ad)*(a'c'+c'd'+a'd+cd)=

L(a,b,c,d)= acd+acd=

L(a,b,c,d)= acd

cd\ab	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	1	1
10	0	0	0	0

4. Mostrare, usando le sole proprietà dell'algebra, se KG e L sono identiche.
5. Utilizzando il solo teorema di espansione di Shannon, identificare la prima forma canonica di H(a,b,c,d).

ESERCIZIO 12

Data la seguente funzione non completamente specificata a due uscite

F1(a,b,c,d) = ON_SET (m10, m12, m15) DC_SET (m4, m8, m14)
F2(a,b,c,d) = ON_SET (m5, m8, m9, m14, m15) DC_SET (m4, m10, m11)

1. Ricavare con il metodo di Quine McCluskey per più funzioni gli implicanti primi (fase di espansione) per le funzioni F1 e F2.
2. Selezionare gli implicanti, arrivando fino alla tabella con circolarità dei vincoli (non ulteriormente semplificabile), usando come funzione di costo il **numero di letterali**. Si applichi iterativamente, e **rigorosamente** nell'ordine indicato, le seguenti trasformazioni algoritmiche: **essenzialità → dominanza di riga → dominanza di colonna**. **Per ogni passo** utilizzarne una specifica e indicare gli implicanti ottenuti per ciascuna funzione (se ce ne sono).
a. **NOTA**: Non andare oltre la tabella circolare, cercando di identificare la copertura minima.

3. Riapplicare il procedimento al **passo 2** usando, però, come funzione di costo il **numero di implicanti**.
4. Scrivere i due risultati sostituendo agli implicanti i **letterali** corrispondenti.
5. È possibile che i risultati siano diversi in base al tipo di cifra di costo usata? Motivare in modo puntuale e preciso la risposta.

ESERCIZIO 13

Si consideri la funzione

f(a,b,c,d) = Σ{0, 1, 6, 7, 8, 11, 13}, Δ{4, 5, 9, 10, 15}

ricavare gli implicanti primi con il metodo Quine-McCluskey e identificare la soluzione minima (copertura) utilizzando, come cifra di merito, la cardinalità. Si applichino sequenzialmente ESSENZIALITA' -> DOMINANZA DI RIGA -> DOMINANZA DI COLONNA.

ESERCIZIO 14

Si consideri la funzione

f(a,b,c,d) = Σ {0, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13}

ricavare gli implicanti primi con il metodo Quine-McCluskey e identificare la soluzione minima (copertura) utilizzando, come cifra di merito, il numero dei letterali. Si applichino sequenzialmente ESSENZIALITA' -> DOMINANZA DI RIGA -> DOMINANZA DI COLONNA.

ESERCIZIO 15

				F1									**F2**							**F3**		
		3	4	5	7	11	12		0	1	2	3	4	7	8	12		3	4	5	7	11
3	**P0**		**x**	**x**									**x**						**x**	**x**		
3	**P1**		**x**				**x**						**x**			**x**			**x**			
3	**P2**	**x**				**x**												**x**				**x**
2	**P3**								**x**	**x**	**x**	**x**										
2	**P4**								**x**	**x**			**x**									
2	**P5**								**x**		**x**				**x**							
2	**P6**								**x**				**x**		**x**	**x**						
2	**P7**	**x**		**x**	**x**					**x**		**x**		**x**				**x**		**x**	**x**	
2	**P8**		**x**	**x**			**x**															
2	**P9**	**x**			**x**	**x**												**x**			**x**	**x**

Identificare la copertura ottima applicando rigorosamente e ripetutamente la sequenza ESSENZIALITA', DOMINANZA DI RIGA e DOMINANZA DI COLONNA.
OBBLIGATORIO ricostruire la tabella dopo le Dominanze; su quest'ultima applicare la ESSENZIALITA'. Le DOMINANZE DI RIGA E COLONNA possono essere applicate sulla stessa tabella

Domanda: La dominanza di colonna può essere applicata solo all'interno della sotto-tabella di copertura di una singola funzione (intra funzione). Spiegare, anche attraverso un semplice esempio, la ragione per la quale la dominanza di colonna non può essere applicata tra le diverse funzioni (iter-funzione)

SOLUZIONE
Essenzialità

				F1									F2							F3		
		3	4	5	7	11	12		0	~~1~~	2	~~3~~	4	7	8	12		3	4	5	7	11
3	P0		x	x									x						x	x		
3	P1		x				x						x			x			x			
3	P2	x				x												x				x
2	P3								x	x	x	x										
2	P4								x	x			x									
2	P5								x		x				x							
2	P6								x				x		x	x						
1	P7	x		x	x					~~x~~		~~x~~		~~x~~				x		x	x	
2	P8		x	x			x															
2	P9	x			x	x												x			x	x

F1= ; F2=P7; F3=

Dominanza RIGA

				F1							F2						F3		

		3	4	5	7	11	12		0	2	4	8	12		3	4	5	7	11
3	P0		x	x							x					x	x		
3	P1		x				x				x		x			x			
3	P2	x				x									x				x
~~2~~	~~P3~~								~~x~~	~~x~~									
2	P4								x		x								
2	P5								x	x		x							
2	P6								x		x	x	x						
1	P7	x		x	x										x		x	x	
2	P8		x	x			x												
2	P9	x			x	x									x			x	x

Dominanza di COLONNA

		~~3~~	~~4~~	5	7	11	12		~~0~~	2	~~4~~	~~8~~	12		~~3~~	4	5	7	11
3	P0		~~x~~	x							~~x~~					x	x		
3	P1		~~x~~				x				~~x~~		x			x			
3	P2	~~x~~				x									~~x~~				x
2	P4								~~x~~		~~x~~								
2	P5								~~x~~	x		~~x~~							
2	P6								~~x~~		~~x~~	~~x~~	x						
1	P7	~~x~~		x	x										~~x~~		x	x	
2	P8		~~x~~	x			x												
2	P9	~~x~~			x	x									~~x~~			x	x

Essenzialità

		5	7	11	12		2	12		4	5	7	11
3	P0	x								x	x		
3	P1				x			x		x			
3	P2			x									x
1	P5						x						
2	P6							x					
1	P7	x	x								x	x	
2	P8	x			x								
2	P9		x	x								x	x

F1= ; F2=P7+P5; F3=

Dominanza di RIGA

		5	7	11	12		12		4	5	7	11
3	P0	x							x	x		
3	P1				x		x		x			
3	~~P2~~			~~x~~								~~x~~
2	P6						x					
1	P7	x	x							x	x	
2	P8	x			x							
2	P9		x	x							x	x

Dominanza di COLONNA

		5	~~7~~	11	12		12		4	5	~~7~~	11
3	P0	x							x	x		
3	P1				x		x		x			
2	P6						x					
1	P7	x	~~x~~							x	~~x~~	
2	P8	x			x							
2	P9		~~x~~	x							~~x~~	x

Essenzialità

		5	11	12		12		4	5	11
3	P0	x						x	x	
3	P1			x		x		x		
2	P6					x				
1	P7	x							x	
2	P8	x		x						
1	P9		x							x

F1=P9 ; F2=P7+P5; F3=P9

Dominanza di RIGA fallisce (costi impediscono la dominanza) e Dominanza di COLONNA fallisce: circolarità del vincolo

		5	12		12		4	5
3	P0	x					x	x
3	P1		x		x		x	
2	P6				x			
1	P7	x						x
2	P8	x	x					

PETRIK: (PO+P7+P8)*(P1+P8)*(P1+P6)*(P0+P1)*(P0+P7)=1;

Trasformazione da PoS (prodotto di somme) in SoP (somma di prodotti):

(P1*PO+P1*P7+P8)*(P1+P6)*(P0+P1*P7) =1;

(P1*PO+P1*P7+P1*P8+P6*P8)*(P0+P1*P7) =1;

P1*PO + P6*P0*P8 + P1*P7 =1; Queste sono le possibili coperture (una di queste)

La scelta è sulla soluzione di costo minore: P1 P0 = 6; P6 P0 P8 = 7; P1 P7 = 4.

SOLUZIONE FINALE

F1=P9+P1+P7 ; F2=P7+P5+P1; F3=P9+P7

ESERCIZIO 16 (2024)

ESERCIZIO 2 – Quine McCluskey

Data la seguente funzione di uscita multipla $F(a, b, c, d)$ e non completamente specificata.
F1: $ON1_{set} = \{m0, m4, m5, m7, m8, m12, m13, m14, m15\}$ - $DC1_{set} = \{\}$
F2: $ON2_{set} = \{\}$ - $DC2_{set} = \{m4, m7, m12, m13, m14, m15\}$

(A) Si descrivano le funzioni mediante le mappe di Karnaugh (disegnandole), si identifichino gli implicanti primi e primi ed essenziali e, si ricavino le funzioni algebriche minime di F1 e F2.

(B) Dopo aver ragionato bene sulle caratteristiche della funzione di uscita multipla F, identificare con il metodo di Quine-McCluskey tutti gli implicanti primi. **Motivare con precisione quali aspetti teorici hanno determinato la scelta del procedimento utilizzato. NOTA: la tabella riportata qui di seguito è ESCLUSIVAMENTE di supporto; la si completi secondo convenienza.**

(C) Identificare, con il metodo di Quine-McCluskey, una copertura minima usando come funzione di costo il **numero di letterali** della copertura. Si applichino ordinatamente, ESSENZIALITA' $\Rightarrow$ DOMINANZA DI RIGA $\Rightarrow$ DOMINANZA DI COLONNA per poi ripartire dalla essenzialità. Per ogni passaggio, utilizzare una tabella esclusivamente per l'applicazione della ESSENZIALITA' e una tabella esclusivamente per l'applicazione delle DOMINANZE (non utilizzare una sola tabella per applicare ESSENZIALITA' e DOMINANZA; prima di ripartire con una nuova essenzialità, si riporti la tabella delle dominanze e vice versa). Per ogni passo riportare chiaramente le trasformazioni avvenute sia un forma testuale che grafica.


(D) Si scriva la funzione minima identificata e si indichi il costo in termini di letterali.

NOTA: **Per garantire la validità delle risposte, è necessario mostrare tutti i passaggi fatti. Per la fase di generazione degli implicanti primi, si usino le tabelle qui sotto riportate. Evidenziare chiaramente la separazione tra le diverse sotto-parti delle tabelle.**

ESERCIZIO 17 (24/07/24)

ESERCIZIO 2 – Funzioni Multiple

Facendo riferimento alle mappe di Karnaugh riportate qui di seguito, che rappresentano una funzione multipla F(ABCD):{F1(ABCD), F2(ABCD), F3(ABCD)}, si chiede di:



a. Identificare gli implicanti primi di singola funzione e di funzione multipla utilizzando **esclusivamente** le mappe di Karnaugh qui sopra riportate e completando le tabelle lasciate vuote. Si scriva all'interno del rettangolo a quale funzione corrisponde ogni singola mappa. Si numerino gli implicanti con valori progressivi a partire da I_1 per poterli riusare nel punto successivo.

b. Completare la tabella di copertura con gli implicanti identificati al punto precedente, identificare gli implicanti primi ed essenziali (li si evidenzi con un cerchio), si applichi l'essenzialità, e si applichino tutte le dominanze di riga possibili. Non si effetuino ulteriori riduzioni e si lasci chiara la tabella rimanente. Si ricordi che l'ordine delle variabili è ABCD e, quindi, m0 corrisponde a A'B'C'D', m1 A'B'C'D, m2 A'B'CD, ecc.

ESERCIZIO 18

Si consideri la funzione

f(a,b,c,d) = |f 1 , f 2 , f3, f4| = ON_{set1} {0,2,7}, DC_{set1} {3,6};

ON_{set2} {3,4}, DC_{set2} {1,2,6}

ON_{set3} {2,4}, DC_{set3} {0,1,6}

ON_{set4} {3,6,7}, DC_{set4} {1,2}

ricavare gli implicanti primi con il metodo Quine-McCluskey e identificare la soluzione minima (copertura) utilizzando, come cifra di merito, il numero dei letterali. Si applichino sequenzialmente ESSENZIALITA' -> DOMINANZA DI RIGA -> DOMINANZA DI COLONNA.

ESERCIZIO 19

Data la seguente funzione non completamente specificata a tre uscite

F1(a,b,c,d)= ON_SET (m0, m4, m5, m11, m15) DC_SET (m7, m13)

F2(a,b,c,d)= ON_SET (m0, m4, m5, m12, m13, m14, m15) DC_SET (m7, m10)

F3(a,b,c,d)= ON_SET (m4, m5, m7, m11, m12, m15) DC_SET (m0, m3, m13)

1. Ricavare con il metodo di Quine McCluskey per più funzioni, gli implicanti primi (fase di espansione) per le funzioni F1, F2 e F3
2. Arrivare fino alla tabella con circolarità dei vincoli (non ulteriormente semplificabile), usando come funzione di costo il **numero di letterali**. Si applichi iterativamente: essenzialità -> dominanza di riga -> dominanza di colonna. **Per ognuno di questi passi** riportare la specifica tabella e descrivere sinteticamente cosa è successo.
    a. **Nota**: Non andare oltre la tabella circolare, cercando di identificare la copertura minima.


		1	2	3
m0	0000	1	1	1
m4	0100	1	1	1
m3	0011	0	0	1
m5	0101	1	1	1
m10	1010	0	1	0
m12	1100	0	1	1
m7	0111	1	1	1
m11	1011	1	0	1
m13	1101	1	1	1
m14	1110	0	1	0
m15	1111	1	1	1

ESERCITAZIONE 4 Euristica combinatoria a 2 livelli – CDC U OCD


ESERCIZIO 20

Facendo riferimento all'architettura qui sotto, si richiede di

1. Minimizzare F(a,b,c,d)=ab'dc+bd'+a'cd+a'bc+a'b'c'd' utilizzando Karnaugh **senza** considerare le condizioni di indifferenza dovute alla controllabilità (CDC) e alla osservabilità (ODC). Indicare il costo in termini di letterali.
2. Ricavare le condizioni di indifferenza dovute alla controllabilità (a, b, c, d rispetto a 1, 2 e 3) e scrivere **l'espressione algebrica** che rappresenta il CDC(a,b,d,c).
    a. suggerimento: usare le mappe di Karnaugh.
3. Ricavare le condizioni di indifferenza dovute alla osservabilità di F rispetto a Z (riferito ad a,b,c,d) e scrivere **l'espressione algebrica** che rappresenta il OCD(a,b,c,d)
4. Sintetizzare F utilizzando TUTTE le condizioni di indifferenza (CD = CDC U ODC) e indicare il costo in termini di letterali.




(Altro esercizio)



ESERCIZIO 21

Dato il circuito qui di seguito, svolgere le seguenti operazioni:



1. (SINTESI INVERSA) Della rete disegnata nel box viola, trovare la tabella della verità F(A,B,C,D), disegnare la corrispondente mappa di Karnaugh, ricavare la funzione algebrica come *Somma di Prodotti* e, calcolare il costo in termini di letterali.
2. (CONDIZIONI DI INDIFFERENZA DOVUTE ALLA CONTROLLABILITÀ) Considerando gli ingressi primari (**Alfa, Beta, Gamma**) ricavare le condizioni di indifferenza della funzione F(a,b,c,d) dovute alla **controllabilità**, applicare le CDC ottenute alla mappa di Karnaugh ottenuta al passo 1, ricavare la funzione algebrica come *Somma di Prodotti* e, calcolare il costo in termini di letterali.
3. (CONDIZIONI DI INDIFFERENZA DOVUTE ALLA OSSERVABILITÀ) Considerando l'uscita primaria Z, ricavare le condizioni di indifferenza della funzione F(a,b,c,d) dovute alla osservabilità, applicare le ODC ottenute alla mappa di Karnaugh ottenuta al passo 2, ricavare la funzione algebrica come Somma di Prodotti e, calcolare il costo in termini di letterali.

ESERCIZIO 22

Date le espressioni

F=((a+b') b'c)'+(a+b)' e G=(a+b)' (c' b)'+c

1. Ottimizzare F(a,b,c) e G(a,b,c) – separatamente - **usando le sole proprietà dell'algebra** indicando, passo dopo passo, quali proprietà sono state utilizzate.
   (nota: il risultato deve essere una funzione a **due livelli H(a,b,c)** e **I(a,b,c)**).
2. Identificare, attraverso **solo un processo algebrico**, la parte di H che **non è condivisa** con I.
   (nota: il risultato è una funzione a due livelli **L(a,b,c)=H-I**).
3. Dato **OffSet:{a'b', b'c}** **di L**, identificare, **mediante un solo processo algebrico**, quali tra tutte le espansioni ammissibili su L sono/è valida. Indicare con **M(a,b,c)**, la funzione a due livelli ottimizzata.
4. Produrre i cofattori di **M(a,b,c)** rispetto ad **a** e **a'** e svolgere la seguente operazione: $M_a \oplus M_{a'}$
   (nota: questa è la derivata booleana di M rispetto ad a: $\partial M/\partial a$)

Domanda facoltativa: cosa significa $\partial M/\partial a$ e che informazione porta? (ci si aiuti osservando la mappa di Karnaugh di M)

Soluzione

1) F ottimizzato H= a’ + b + c’

G ottimizzato I= (a’ * b’) + c

2) L = H – I = H * I’ = (a’ + b + c’) * ((a’ * b’) + c)’ = (a’ + b + c’)*(a c’ + b c’) = (a’ + b + c’)*(a c’ + b c’) = a c’ + b c’

3) espansione di L si svolge termine per termine. OffSet = a’b’ + b’c

- a c’:
  - espansione 1: a → validità a*(a’b’ + b’c) = ab’c NON VALIDO
  - espansione 1: c’ → validità c’*(a’b’ + b’c) = a’b’c’ NON VALIDO
- b c’:
  - espansione 1: b → validità b*(a’b’ + b’c) = 0 VALIDO
  - espansione 1: c’ → validità c’*(a’b’ + b’c) = a’b’c’ NON VALIDO


M(a,b,c) = a c’ + b

4) M_a= c’ + b; $M_{a'}$= b → (c’ + b) XOR b = b’ c’

La derivata (in realtà, differenziale booleano) identifica tutte configurazioni delle variabili diverse da a (in genere dalle variabili sulle quali è generato il differenziale) che, se soddisfatte, permettono di osservare una variazione della funzione a fronte della variazione di a. Nell’esempio, b’c’ =1 significa b=0 e c=0. In queste condizioni M=ac’+b è a: una variazione di a è osservabile.

ESERCIZIO 23

Dato il circuito qui di seguito, svolgere le seguenti operazioni:



1. (SINTESI INVERSA) Della rete disegnata nel box viola, trovare la tabella della verità F(a,b,c,d), disegnare la corrispondente mappa di Karnaugh, ricavare la funzione algebrica come Somma di Prodotti e, calcolare il costo in termini di letterali.
2. (CONDIZIONI DI INDIFFERENZA DOVUTE ALLA CONTROLLABILITÀ) Considerando gli ingressi primari (**alfa, beta, gamma**) ricavare le condizioni di indifferenza della funzione F(a,b,c,d,) dovute alla controllabilità, applicarle le CDC ottenute alla mappa di Karnaugh ottenuta al passo 1, ricavare la funzione algebrica come Somma di Prodotti e, calcolare il costo in termini di letterali.
3. (CONDIZIONI DI INDIFFERENZA DOVUTE ALLA OSSERVABILITÀ) Considerando l’uscita primaria Z, ricavare le condizioni di indifferenza della funzione F(a,b,c,d,) dovute alla osservabilità, applicarle le CDC ottenute alla mappa di Karnaugh ottenuta al passo 2, ricavare la funzione algebrica come Somma di Prodotti e, calcolare il costo in termini di letterali.

FARE:

- **alternativa a ALFA*BETA*GAMMA in OR con F mettere ALFA*BETA'*GAMMA (interessante perché una configurazione di abcd è ODC mentre un'altra non lo è).**
- **alternativa a ALFA*BETA*GAMMA in OR con F mettere ALFA'*GAMMA'**

ESERCITAZIONE 5 - Aritmetica

ESERCIZIO 24

Dati gli interi codificati in complemento a 2 A=33 e B=-13 calcolare C=A*B con l'algoritmo di Booth radix4 e con l'algoritmo della separazione dei piani.

ESERCIZIO 25

Dati gli interi codificati in complemento a 2 A=-13 e B=33 calcolare C=A*B con l'algoritmo di Booth radix4 e con l'algoritmo della separazione dei piani.

ESERCIZIO 26

Disegnare l'architettura di Wallace (Wallace Tree) per un moltiplicatore che permetta la moltiplicazione di due operandi interi codificati in complemento a 2 su6 bit ciascuno.

ESERCIZIO 27

Data A = 13,4 (in base 10), e il valore B codificato in FLOATING POINT IEEE-754 32 bit B = 0 | 1000 0010 | 1011 1000 0000 0000 0000 000

1) Codificare A in FLOATING POINT IEEE-754 32 bit

2) Codificare B in base 10

3) Svolgere l'operazione A-B mostrando tutti i passaggi e rappresentare il risultato in accordo con la codifica a 32bit IEEE-754 standard;

ESERCIZIO 28

Dati i due numeri decimali A=1,01 * 10-2 e B=9,99 * 10-3, codificarli in binario su 32 bit calcolare C=A*B con l'algoritmo di Booth in radix4 e con l'algoritmo della separazione dei piani.

ESERCIZIO 29

ESERCIZIO 3

Si consideri l'operazione $C = A - B$ tra due operandi, floating point, codificati secondo lo standard IEEE 745.
Se l'operando B é

B=0 | 01111111 | 00000000000000000000000

e il risultato C è

C=0 | 01111100 | 00000000000000000000000

Si scriva sia la codifica IEEE 754 (normalizzata) di A sia il suo valore decimale.
Per garantire la validità della risposta è necessario mostrare e giustificare tutti i passaggi effettuati.

$C = A - B \rightarrow A = B + C$

$B = 0\ 01111111\ 00000\ldots0$

$C = 0\ 01111100\ 0000\ldots0$

SCALO C ALLO STESSO ESPONENTE DI A (SHIFT 3 POSIZIONI DX)

$B = 0\ 01111111\ 00000\ldots0$

$C = 0\ 01111111\ 00100\ldots0$

$A = 0\ 01111111\ 00100\ldots0$

GIÀ NORMALIZZATO.

VERIFICA: $B_{10} = +2^{127-127}(1+0) = 1$

$C_{10} = +2^{124-127}(1+0) = 2^{-3} = 0.125$

$A_{10} = 1.125_{10} = 0\ 01111111\ 00100\ldots0$ OK

0.125	
0.250	0
0.500	0
1	1

ESERCITAZIONI 6 – sintesi di FSM

ESERCIZIO 30

Sintetizzare una macchina a stati finiti senza ingressi e con un uscita z. La macchina a stati mette a 1 l'uscita ogni **quattro** cicli di clock. .Si seguano i seguenti passi:


1. Si descriva il diagramma degli stati;
2. Si scriva la tabella degli stati;
3. si scriva la tabella delle transizioni utilizzando, come criterio di codifica dello stato, il codice binario naturale;
4. si scriva la tabella delle transizioni utilizzando, come criterio di codifica dello stato, il codice 1-hot;
5. Si scriva la tabella delle eccitazioni del punto 3 supponendo di voler sintetizzare la macchina a stati utilizzando soltanto flip-flop di tipo T;
6. Si sintetizzi il circuito, si disegnino gli schemi circuitali (con clock e reset), si scriva il costo ipotizzando che ogni FF (indipendentemente dal tipo) valga 6 letterali.
7. **(opzionale)** Si scriva la tabella delle eccitazioni del punto 3 supponendo di voler sintetizzare la macchina a stati utilizzando soltanto flip-flop di tipo D;
8. **(opzionale)** Si scriva la tabella delle eccitazioni del punto 4 supponendo di voler sintetizzare la macchina a stati utilizzando soltanto flip-flop di tipo T;
9. **(opzionale)** Si scriva la tabella delle eccitazioni del punto 4 supponendo di voler sintetizzare la macchina a stati utilizzando soltanto flip-flop di tipo D;

ESERCIZIO 31

E' data la seguente specifica in linguaggio naturale di una macchina a stati finiti:

Il sistema da progettare riceve in ingresso un segnale x ed un segnale s e genera in uscita un segnale r. Inizialmente r è sempre uguale ad x. Da quando in ingresso sul segnale s è riconosciuta la sequenza 111 e fintanto che non è riconosciuta la sequenza 000, r = x'; quando sul segnale s è riconosciuta la sequenza 000, allora torna r = x.

Disegnare il diagramma degli stati e la tabella degli stati che modellano il comportamento della macchina a stati finiti sopra descritto. Verificare poi se esistono stati indistinguibili **(opzionale)**.



S\x,s	00	01	10	11


S0	S0/0	S1/0	S0/1	S1/1
S1	S0/0	S2/0	S0/1	S2/1
S2	S0/0	S3/1	S0/1	S3/0
S3	S4/1	S3/1	S4/0	S3/0
S4	S5/1	S3/1	S5/0	S3/0
S5	S0/0	S3/1	S0/1	S3/0

ESERCIZIO 32

E' data la seguente specifica in linguaggio naturale di una macchina a stati finiti:

Il sistema da progettare riceve in ingresso un segnale x e genera in uscita un segnale z. Al reset z = 1; quando x(t) == x(t-1) allora il sistema resetta z (z = 0); diversamente, quando x(t) == x'(t-1) allora il sistema complementa z (z = z').

Disegnare il diagramma degli stati e la tabella degli stati che modellano il comportamento della macchina a stati finiti sopra descritto. Verificare poi se esistono stati indistinguibili**(opzionale)**.



ESERCIZIO 33

ESERCIZIO 4

Progettare una FSM di MOORE avente un singolo bit di input X e 2 bit di output Z (Z_1 and Z_0). La macchina deve identificare le seguenti 3 sequenze di bit NON SOVRAPPOSTE ricevute in ingresso, e portando l'uscita Z per un ciclo al valore corrispondente:

- Quando in ingresso su X è riconosciuta la sequenza 00, l'uscita deve essere portata a Z=01;
- Quando in ingresso su X è riconosciuta la sequenza 010, l'uscita deve essere portata a Z=10;
- Quando in ingresso su X è riconosciuta la sequenza 011, l'uscita deve essere portata a Z=11;
- In tutti gli altri casi l'uscita è sempre Z=00.


Progettare la macchina a stati considerando che esista un segnale di reset che porti il circuito ad uno stato iniziale (stato di reset) con uscita 00. Si ricorda che il segnale di reset non è un ingresso primario della FSM.

- Si rappresenti il diagramma degli stati;
- Si verifichi che la macchina così ottenuta sia minima, e nel caso non lo sia la si minimizzi e si ridisegni il diagramma degli stati.

Mostrare tutti passaggi.


Esempio:

X	1	1	0	0	1	0	1	0	0	1	1	1	1	0	0	1	0	1	1	0	0	0	...
Z_1	...		0	0	0	0	0	1	0	0	1	0	0	0	0	0	0	0	1	0	0	0	...
Z_0	...		0	1	0	0	0	0	0	0	1	0	0	0	1	0	0	0	1	0	1	0	...



	0	1	
A	B	A	00
B	C	D	00
C	B	A	01
D	~~E~~	F	00
E	B	A	10
F	B	A	11

Tutti gli stati sono raggiungibili
(N.B. dal grafo degli stati)



La macchina è minima

ESERCIZIO 34


ESERCIZIO 4

Si deve progettare (**il risultato è il solo diagramma degli stati**) una macchina a stati (Mealy) come descritto qui di seguito.
La macchina è dotata di un ingresso X e di una uscita Y, ciascuno da 1 bit. L'uscita Y va a 1 per un solo periodo di clock (poi torna a 0 dopo il riconoscimento), se e solo se è riconosciuta tra gli ultimi simboli ricevuti la sequenza $0(0)^+1(11)^+$ ($^+$: è un operatore unario che rappresenta la concatenazione di uno o più istanze, ≥ 1, dei simboli rappresentati in parentesi). Cioè sull'ingresso X si presentato **almeno** due "0" consecutivi (per esempio due "0", tre "0", quattro "0") seguiti da un numero dispari di "1" con **almeno** tre "1" (per esempio, tre "1", cinque "1" etc.). In tutti gli altri casi l'uscita Y è pari a 0.
Si supponga che esista un segnale di reset (da non rappresentare) che porta la macchina in uno stato di iniziale (RST) nel quale viene persa qualsiasi memoria della sequenza di ingresso fino a quel momento ricevuta.
Si faccia attenzione che (i) la macchina ha un funzionamento ciclico, cioè dopo aver riconosciuto una sequenza continua nella identificazione, e che (ii) le sequenze possono essere **sovrapposte**.


Esempio:

```
X: 1 0 1 0 0 0 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 ...
Y: 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 ...
```

NOTA: **Per garantire la validità della risposta è essenziale fornire una descrizione chiara, pulita ed esplicita del risultato e di averne verificato la funzionalità almeno sull'esempio fornito.**



ESERCIZIO 35



1. Sul circuito (Ingresso X, Uscita Z) si svolgano le seguenti azioni:
   a. Si determini la tabella delle eccitazioni/transizioni (stato 000 è stato di RESET)
   b. Si scriva la tabella degli stati
   c. Si ottimizzi la macchina ottenuta al passo 3:
      i. Prima eliminando gli stati non raggiungibili (si applichi l'algoritmo noto)
      ii. Poi minimizzando la macchina fatta di soli stati raggiungibili. Si scriva la macchina minima.
2. Si sintetizzi la macchina minima:
   a. Si sintetizzi utilizzando solo FFT
   b. Si ridisegni l'intero circuito

ESERCITAZIONI 7 – Ottimizzazione di FSM completamente specificate

ESERCIZIO 36

Data la seguente tabella degli stati, si identifichi la macchina minima

	0	1
A	H/0	G/1
B	C/0	E/0
C	B/0	A/0
D	E/1	H/0
E	H/0	D/1
F	E/1	C/0
G	A/1	H/0
H	D/0	F/1

ESERCIZIO 37

Data la seguente macchina sequenziale sincrona completamente specificata

	ingresso	
Stato	0	1
RESET	S1 / 0	S1 / 0
S1	S4 / 1	S1 / 1
S2	S7 / 1	S2 / 1
S3	S1 / 0	S11 / 0
S4	S11 / 0	S9 / 1
S5	S11 / 0	S11 / 0
S6	S1 / 0	S1 / 1
S7	S11 / 0	S11 / 1
S8	S1 / 0	S1 / 0
S9	S10 / 1	S2 / 1
S10	S9 / 0	S1 / 1
S11	S10 / 1	S11 / 1

1. Identificare ed eliminare gli stati irraggiungibili a partire dallo stato di RESET.
2. Utilizzando il metodo di Paul-Unger, identificare gli stati equivalenti
3. Scrivere la tabella degli stati minima
4. Scrivere la tabella degli stati codificata e la tabella delle eccitazioni.
5. Scrivere il circuito finale EVIDENZIANDO il segnale di reset e quello di clock.

Soluzione

Semplificazione

Identificazione degli stati irraggiungibili

Stato iniziale: S0

0 { 1 } -> 0 { 1 }

0 { 1 { 4 1 } } -> 0 { 1 { 4 } }

0 { 1 { 4 { 11 9 } } } -> 0 { 1 { 4 { 11 9 } } }

0 { 1 { 4 { 11 { 10 11 } 9 } } } -> 0 { 1 { 4 { 11 { 10 } 9 } } }

0 { 1 { 4 { 11 { 10 { 9 1 } } 9 } } } -> 0 { 1 { 4 { 11 { 10 { } } 9 } } }

0 { 1 { 4 { 11 { 10 { } } 9 { 10 2 } } } } -> 0 { 1 { 4 { 11 { 10 { } } 9 { 2 } } } }

0 { 1 { 4 { 11 { 10 { } } 9 { 2 { 7 2 } } } } } -> 0 { 1 { 4 { 11 { 10 { } } 9 { 2 { 7 } } } } }

0 { 1 { 4 { 11 { 10 { } } 9 { 2 { 7 { 11 } } } } } } -> 0 { 1 { 4 { 11 { 10 { } } 9 { 2 { 7 { } } } } } }

Stati 3,5,6,8 irraggiungibili. Li elimino.

Stato | ingresso0 1

S0 S1 / 0 S1 / 0

S1 S4 / 1 S1 / 1

S2 S7 / 1 S2 / 1

S4 S11 / 0 S9 / 1

S7 S11 / 0 S11 / 1

S9 S10 / 1 S2 / 1

S10 S9 / 0 S1 / 1

S11 S10 / 1 S11 / 1

Analisi di equivalenza

Realizzazione della tabella delle implicazioni iniziale:

S1 X

S2 X {4-7}

S4 X X X

S7 X X X {9-11}

S9 x {4-10} ; {1-2} {7-10} X X

S10 X X X {11-9}; {9-1} {11-9}; {11-1} X

S11 X {4-10} {7-10} X X {2-11} X

S0 S1 S2 S4 S7 S9 S10

Tabella delle implicazioni finale:

S1 X

S2 X ~

S4 X X X

S7 X X X ~

S9 X ~ ~ X X

S10 X X X ~ ~ X

S11 X ~ ~ X X ~ X

S0 S1 S2 S4 S7 S9 S10

Identificazione delle classi di equivalenza:

Insieme degli stati: {0,1,2,4,7,9,10,11}

Analizzo S0: incompatibile con 1,2,4,7,9,10,11 -> {0} {1,2,4,7,9,10,11},

Analizzo S1: incompatibile con 4,7,10 -> {0}, {1,2,9,11} {2,4,7,9,10,11},

Analizzo S2: incompatibile con 4,7,10 -> {0}, {1,2,9,11}, {2,9,11} {4,7,9,10,11},

Analizzo S4: incompatibile con 9,11 -> {0}, {1,2,9,11}, {2,9,11}, {4,7,10} {7,9,10,11},

Analizzo S7: incompatibile con 9,11 -> {0}, {1,2,9,11}, {2,9,11}, {4,7,10}, {7,10} {9,10,11},

Analizzo S9: incompatibile con 10 -> {0}, {1,2,9,11}, {2,9,11}, {4,7,10}, {7,10}, {9,11} {10,11},

Analizzo S10: incompatibile con 11 -> {0}, {1,2,9,11}, {2,9,11}, {4,7,10}, {7,10}, {9,11}, {10} {11},

Classi: A: {0} B: {1,2,9,11} C: {4,7,10}

Tabella degli stati della macchina minima:

Stato	ingresso 0	1
A	B / 0	B / 0
B	C / 1	B / 1
C	B / 0	B / 1

Implementazione

Richiesti 2 registri di memoria (Flip Flop).

Tabella degli stati codificata:


Stato	ingresso 0	1
00	01 / 0	01 / 0
01	10 / 1	01 / 1
10	01 / 0	01 / 1

Tabella delle eccitazioni:

Stato	ingresso 0	1
0,0	0,1 / 0	0,1 / 0
0,1	1,1 / 1	0,0 / 1
1,0	1,1 / 0	1,1 / 1

ESERCIZIO 38

Dato il seguente diagramma degli stati, si identifichi la macchina minima



ESERCITAZIONI 7 – Ottimizzazione di FSM NON completamente specificate

ESERCIZIO 39

Stato | ingresso	0	1	OUT
S0	S1	-	1
S1	S2	-	1
S2	S3	S8	1
S3	S4	-	1
S4	-	S5	1
S5	-	S6	1
S6	S6	S7	1
S7	S7	S3	1
S8	S3	-	0

Semplificazione

Identificazione degli stati irraggiungibili

Stato iniziale: S0

0 { 1 } -> 0 { 1 }

0 { 1 { 2 } } -> 0 { 1 { 2 } }

0 { 1 { 2 { 3 8 } } } -> 0 { 1 { 2 { 3 8 } } }

0 { 1 { 2 { 3 { 4 } 8 } } } -> 0 { 1 { 2 { 3 { 4 } 8 } } }

0 { 1 { 2 { 3 { 4 { 5 } } 8 } } } -> 0 { 1 { 2 { 3 { 4 { 5 } } 8 } } }

0 { 1 { 2 { 3 { 4 { 5 { 6 } } } 8 } } } -> 0 { 1 { 2 { 3 { 4 { 5 { 6 } } } 8 } } }

0 { 1 { 2 { 3 { 4 { 5 { 6 { 6 7 } } } } 8 } } } -> 0 { 1 { 2 { 3 { 4 { 5 { 6 { 7 } } } } 8 } } }

0 { 1 { 2 { 3 { 4 { 5 { 6 { 7 { 7 3 } } } } } 8 } } } -> 0 { 1 { 2 { 3 { 4 { 5 { 6 { 7 { } } } } } 8 } } }

0 { 1 { 2 { 3 { 4 { 5 { 6 { 7 { } } } } } 8 { 3 } } } } -> 0 { 1 { 2 { 3 { 4 { 5 { 6 { 7 { } } } } } 8 { } } } }

Tutti gli stati sono raggiungibili.

Analisi di compatibilità

Realizzazione della tabella delle implicazioni iniziale:

S1	{1-2}						
S2	{1-3}	{2-3}					
S3	{1-4}	{2-4}	{3-4}				
S4	V	V	{8-5}	V			
S5	V	V	{8-6}	V	{5-6}		
S6	{1-6}	{2-6}	{3-6} {8-7}	{4-6}	{5-7}	{6-7}	
S7	{1-7}	{2-7}	{3-7} {8-3}	{4-7}	{5-3}	{6-3}	{7-3}
S8	X	X	X	X	X	X	X	X
	S0	**S1**	**S2**	**S3**	**S4**	**S5**	**S6**	**S7**

Propagazione delle distinguibilità:

S1	{1-2}						
S2	{1-3}	{2-3}					
S3	{1-4}	{2-4}	{3-4}				
S4	V	V	X	V			
S5	V	V	X	V	{5-6}		
S6	{1-6}	{2-6}	X	{4-6}	{5-7}	{6-7}	
S7	{1-7}	{2-7}	X	{4-7}	{5-3}	{6-3}	{7-3}
S8	X	X	X	X	X	X	X	X

	S0	S1	S2	S3	S4	S5	S6	S7
S1	{1-2}							
S2	{1-3}	{2-3}						
S3	{1-4}	X	{3-4}					
S4	V	V	X	V				
S5	V	V	X	V	{5-6}			
S6	{1-6}	X	X	{4-6}	{5-7}	{6-7}		
S7	{1-7}	X	X	{4-7}	{5-3}	{6-3}	{7-3}	
S8	X	X	X	X	X	X	X	X
	S0	**S1**	**S2**	**S3**	**S4**	**S5**	**S6**	**S7**
S1	{1-2}							
S2	X	{2-3}						
S3	{1-4}	X	{3-4}					
S4	V	V	X	V				
S5	V	V	X	V	{5-6}			
S6	X	X	X	{4-6}	{5-7}	{6-7}		
S7	X	X	X	{4-7}	{5-3}	{6-3}	{7-3}	
S8	X	X	X	X	X	X	X	X
	S0	**S1**	**S2**	**S3**	**S4**	**S5**	**S6**	**S7**

S1	{1-2}							
S2	X	{2-3}V						
S3	{1-4}	X	{3-4}					
S4	V	V	X	V				
S5	V	V	X	V	{5-6}			
S6	X	X	X	{4-6}	{5-7}	{6-7}		
S7	X	X	X	{4-7}	{5-3}	{6-3}	{7-3}	
S8	X	X	X	X	X	X	X	X
	S0	**S1**	**S2**	**S3**	**S4**	**S5**	**S6**	**S7**

Tabella delle implicazioni finale:

S1	{1-2}		
S2	X	{2-3}	

S3	{1-4}	X	{3-4}					
S4	V	V	X	V				
S5	V	V	X	V	{5-6}			
S6	X	X	X	{4-6}	{5-7}	{6-7}		
S7	X	X	X	{4-7}	{5-3}	{6-3}	{7-3}	
S8	X	X	X	X	X	X	X	X
	S0	**S1**	**S2**	**S3**	**S4**	**S5**	**S6**	**S7**

Identificazione delle classi di massima compatibilità:

Insieme degli stati: {0,1,2,3,4,5,6,7,8}

Analizzo S0: incompatibile con 2,6,7,8 -> {0,1,3,4,5} {1,2,3,4,5,6,7,8},

Analizzo S1: incompatibile con 3,6,7,8 -> {0,1,4,5} {0,3,4,5}, {1,2,4,5} {2,3,4,5,6,7,8},

Analizzo S2: incompatibile con 4,5,6,7,8 -> {0,1,4,5}, {0,3,4,5}, {1,2} {1,4,5}, {2,3} {3,4,5,6,7,8},

Analizzo S3: incompatibile con 8 -> {0,1,4,5}, {0,3,4,5}, {1,2}, {1,4,5}, {2,3}, {3,4,5,6,7} {4,5,6,7,8},

Analizzo S4: incompatibile con 8 -> {0,1,4,5}, {0,3,4,5}, {1,2}, {1,4,5}, {2,3}, {3,4,5,6,7}, {4,5,6,7} {5,6,7,8},

Analizzo S5: incompatibile con 8 -> {0,1,4,5}, {0,3,4,5}, {1,2}, {1,4,5}, {2,3}, {3,4,5,6,7}, {4,5,6,7}, {5,6,7} {6,7,8},

Analizzo S6: incompatibile con 8 -> {0,1,4,5}, {0,3,4,5}, {1,2}, {1,4,5}, {2,3}, {3,4,5,6,7}, {4,5,6,7}, {5,6,7}, {6,7} {7,8},

Analizzo S7: incompatibile con 8 -> {0,1,4,5}, {0,3,4,5}, {1,2}, {1,4,5}, {2,3}, {3,4,5,6,7}, {4,5,6,7}, {5,6,7}, {6,7}, {7} {8},

Classi: A: {0,1,4,5} B: {0,3,4,5} C: {1,2} D: {2,3} E: {3,4,5,6,7} F: {8}

ESERCIZIO 40

Data la seguente tabella degli stati in cui con *R* è identificato lo stato di reset, si verifichi se tutti gli stati sono raggiungibili e si identifichi la macchina minima

	0	1
A	-/1	-/-
B	A/-	B/-
C	D/-	F/1
D	B/1	D/1
R	B/1	C/-
F	R/0	C/-

Esercizio 5 (punti 7)

ESERCIZIO 41

Data la seguente macchina sequenziale sincrona NON completamente specificata (ottenuta dopo una eliminazione degli stati irraggiungibili a partire da RESET

Stato	0	1
RESET	S8 / 1	- / 1
S1	S3 / -	S5 / 1
S3	S1 / 1	S5 / 0
S5	S8 / 1	S0 / 1
S6	S1 / 1	S11 / 0
S8	S6 / -	- / 1
S11	S1 / 1	S11 / 1

1. Utilizzando il metodo di Paul-Unger, identificare gli stati compatibili
2. Scrivere la tabella degli stati minima compatibile con quella di partenza
3. Scrivere la tabella degli stati codificata
4. Scrivere la tabella delle eccitazioni utilizzando FF JK.
5. Scrivere il circuito finale EVIDENZIANDO il segnale di reset e quello di clock.

Soluzione

Stato | ingresso0 1

S0 S8 / 1 - / 1

S1 S3 / - S5 / 1

S3 S1 / 1 S5 / 0

S5 S8 / 1 S0 / 1

S6 S1 / 1 S11 / 0

S8 S6 / - - / 1

S11 S1 / 1 S11 / 1

Analisi di compatibilità

Realizzazione della tabella delle implicazioni iniziale:

S1 {8-3}

S3 X X

S5 v {3-8}; {5-0} X

S6 X X {5-11} X

S8 {8-6} {3-6} X {8-6} X

S11 {8-1} {3-1} ;{5-11} X {8-1}; {0-11} X {6-1}

S0 S1 S3 S5 S6 S8

Propagazione delle distinguibilità:

S1 X

S3 X X

S5 v X X

S6 X X {5-11} X

S8 X {3-6} X X X

S11 {8-1} X X {8-1} ; {0-11} X X

S0 S1 S3 S5 S6 S8

Tabella delle implicazioni finale:

S1 X

S3 X X

S5 ~ X X

S6 X X {5-11} X

S8 X {3-6} X X X

S11 {8-1} X X {8-1} ;{0-11} X X

S0 S1 S3 S5 S6 S8

Identificazione delle classi di massima compatibilità:

Insieme degli stati: {0,1,3,5,6,8,11}

Analizzo S0: incompatibile con 1,3,6,8 -> {0,5,11} {1,3,5,6,8,11},

Analizzo S1: incompatibile con 3,5,6,11 -> {0,5,11}, {1,8} {3,5,6,8,11},

Analizzo S3: incompatibile con 5,8,11 -> {0,5,11}, {1,8}, {3,6} {5,6,8,11},

Analizzo S5: incompatibile con 6,8 -> {0,5,11}, {1,8}, {3,6}, {5,11} {6,8,11},

Analizzo S6: incompatibile con 8,11 -> {0,5,11}, {1,8}, {3,6}, {5,11}, {6} {8,11},

Analizzo S8: incompatibile con 11 -> {0,5,11}, {1,8}, {3,6}, {5,11}, {6}, {8} {11},

Classi: A: {0,5,11} B: {1,8} C: {3,6}

Tabella degli stati della macchina minima:

Stato | ingresso0 1

A B / 1 A / 1

B C / - A / 1

C B / 1 A / 0

Implementazione

Richiesti 2 registri di memoria (Flip Flop).

Tabella degli stati codificata:

Stato | ingresso0 1

00 01 / 1 00 / 1

01 10 / - 00 / 1


10 01 / 1 00 / 0

Tabella delle eccitazioni: (DA FARE)

ESERCIZIO 42

ESERCIZIO 5

Dato il seguente grafo di compatibilità,




(1) Si identifichino tutte la classi di massima compatibilità utilizzando l'algoritmo ad albero.
Nota: si verifichi anche graficamente che il risultato ottenuto è corretto.

(2) Se esiste, **sempre utilizzando le classi di massima compatibilità**, si identifichi una copertura della macchina più piccola rispetto a quella che le utilizza tutte.

(3) *"Questo grafo potrebbe essere anche di una macchina completamente specificata"*. Si giustifichi perché questa affermazione è vera o falsa.

Per garantire la validità delle risposte, è essenziale fornire una descrizione esplicita delle proprietà utilizzate e della teoria a cui si fa riferimento.



ESERCIZIO 43

ESERCIZIO 4

Data la seguente tabella degli stati di una macchina completamente specificata, con un ingresso X a un bit e una uscita Y a un bit,

	0	1
A	E/1	A/1
B	D/0	I/0
C	B/0	A/1
D	B/1	A/1
E	D/0	I/0
F	E/1	A/1
G	C/1	G/0
H	B/1	A/0
I	F/0	B/1

(1) si effettui l'analisi di raggiungibilità considerando lo stato A come stato di reset, e rimuovendogli stati irraggiungibili;

(2) partendo dal risultato ottenuto al punto (1), si applichi l'analisi di equivalenza degli stati.


(3) si identifichi la macchina minima equivalente, e si riscriva la tabella degli stati ridotta;


(4) si sintetizzi la macchina minima usando FF di tipo SR;

(5) si disegni il circuito evidenziando in modo preciso i segnali di RST e CLK e la loro connessione agli elementi di memoria utilizzati.

① $A(E) \to A(E(D,I)) \to A(E(D(B),\bar{I}(F)) \to A(E(D(B),I(F))$

A B ~~C~~ D E F ~~G~~ ~~H~~ I





	0	1	X
ADF	BE	1	ADF/1
BE	ADF	0	I/0
I	ADF	0	BE/1

	0	1
00	α	β/1	δ/1
01	β	δ/0	γ/0
10	γ	α/0	β/1

I, {ADF} {B, Ē}


t $t+1$	S	R
00	0	X
01	1	0
11	X	0
10	0	1

$Q_1 Q_0$	0	1
00	01/1	00/1
01	00/0	10/0
10	00/0	01/1


Q Q_0	0	1
0 0	0x, 10/1	0x, 0x/1
0 1	0x, 01/0	10, 01/0
1 0	01, 0x/0	01, 10/1

$S_1 G_1, S_0 G_0, U$

RST = 00



ESERCIZIO 44
(progettazione inversa)



Stato | ingresso	0	1	OUT
S0	S3	S7	0
S1	S5	S5	0
S2	S4	S4	0
S3	S4	S4	0
S4	S3	S7	0
S5	S5	S5	1
S6	S5	S5	1
S7	S5	S5	1

Semplificazione

Identificazione degli stati irraggiungibili

Stato iniziale: S0

0 { 3 7 } -> 0 { 3 7 }

0 { 3 { 4 } 7 } -> 0 { 3 { 4 } 7 }

0 { 3 { 4 { 3 7 } } 7 } -> 0 { 3 { 4 { } } 7 }

0 { 3 { 4 { } } 7 { 5 } } -> 0 { 3 { 4 { } } 7 { 5 } }

0 { 3 { 4 { } } 7 { 5 { 5 } } } -> 0 { 3 { 4 { } } 7 { 5 { } } }

Stati 1,2,6 irraggiungibili. Li elimino.

Stato | ingresso	**0**	**1**	**OUT**
S0	S3	S7	0
S3	S4	S4	0
S4	S3	S7	0
S5	S5	S5	1
S7	S5	S5	1

Analisi di equivalenza

Realizzazione della tabella delle implicazioni iniziale:

S3	{3-4} {7-4}			
S4	~	{4-7}		
S5	X	X	X	
S7	X	X	X	~
	S0	**S3**	**S4**	**S5**

Propagazione delle distinguibilità:

S3	X			
S4	~	X		
S5	X	X	X	
S7	X	X	X	~
	S0	**S3**	**S4**	**S5**

Tabella delle implicazioni finale:

S3	X			
S4	~	X		
S5	X	X	X	
S7	X	X	X	~
	S0	**S3**	**S4**	**S5**

Identificazione delle classi di equivalenza:

Insieme degli stati: {0,3,4,5,7}

Analizzo S0: incompatibile con 3,5,7 -> {0,4} {3,4,5,7},

Analizzo S3: incompatibile con 4,5,7 -> {0,4}, {3} {4,5,7},

Analizzo S4: incompatibile con 5,7 -> {0,4}, {3}, {4} {5,7},

Analizzo S5: nessuna incompatibilità -> {0,4}, {3}, {4}, {5,7},

Classi: A: {0,4} B: {3} C: {5,7}

Tabella degli stati della macchina minima:

Stato | ingresso	**0**	**1**	**OUT**
A	B	C	0
B	A	A	0
C	C	C	1

Implementazione

Richiesti 2 registri di memoria (Flip Flop).

Tabella degli stati codificata:

Stato | ingresso	**0**	**1**	**OUT**
00	01	10	0
01	00	00	0
10	10	10	1

Tabella delle eccitazioni:

Stato | ingresso	**0**	**1**	**OUT**
0,0	0,1	1,0	0
0,1	0,0	0,0	0
1,0	1,0	1,0	1

ESERCIZIO 1

Data la seguente tabella degli stati in cui con *S0* è identificato lo stato di reset, si verifichi se tutti gli stati sono raggiungibili e si identifichi la macchina minima

	0	1	OUT
S0	-	S10	0
S1	S1	-	0
S2	S2	S7	-
S3	S2	S10	1
S4	S4	-	0
S5	S6	S3	0
S6	S1	-	0
S7	-	S8	0
S8	S2	S7	1

S9	S2	S5	1
S10	S1	S3	-
S11	S1	-	0

Soluzione

Identificazione degli stati irraggiungibili

Stato iniziale: S0

0 { 10 } -> 0 { 10 }

0 { 10 { 1 3 } } -> 0 { 10 { 1 3 } }

0 { 10 { 1 { 1 } 3 } } -> 0 { 10 { 1 { } 3 } }

0 { 10 { 1 { } 3 { 2 10 } } } -> 0 { 10 { 1 { } 3 { 2 } } }

0 { 10 { 1 { } 3 { 2 { 2 7 } } } } -> 0 { 10 { 1 { } 3 { 2 { 7 } } } }

0 { 10 { 1 { } 3 { 2 { 7 { 8 } } } } } -> 0 { 10 { 1 { } 3 { 2 { 7 { 8 } } } } }

0 { 10 { 1 { } 3 { 2 { 7 { 8 { 2 7 } } } } } } -> 0 { 10 { 1 { } 3 { 2 { 7 { 8 { } } } } } }

Stati 4,5,6,9,11 irraggiungibili. Li elimino.

Stato | ingresso	0	1	OUT
S0	-	S10	0
S1	S1	-	0
S2	S2	S7	-
S3	S2	S10	1
S7	-	S8	0
S8	S2	S7	1
S10	S1	S3	-

Analisi di compatibilità

Realizzazione della tabella delle implicazioni iniziale:

S1	V					
S2	{10-7}	V				
S3	X	X	{7-10}			
S7	{10-8}	V	{7-8}	X		
S8	X	X	V	{10-7}	X	
S10	{10-3}	V	{2-1} {7-3}	{2-1}	{8-3}	{2-1} {7-3}

	S0	S1	S2	S3	S7	S8

Propagazione delle distinguibilità:

S1	V					
S2	{10-7}	V				
S3	X	X	{7-10}			
S7	{10-8}	V	X	X		
S8	X	X	V	{10-7}	X	
S10	{10-3}	V	X	{2-1}	{8-3}	X
	S0	**S1**	**S2**	**S3**	**S7**	**S8**

S1	V					
S2	{10-7}	V				
S3	X	X	{7-10}			
S7	X	V	X	X		
S8	X	X	V	{10-7}	X	
S10	{10-3}	V	X	{2-1}	{8-3}	X
	S0	**S1**	**S2**	**S3**	**S7**	**S8**

Tabella delle implicazioni finale:

S1	V					
S2	{10-7}	V				
S3	X	X	{7-10}			
S7	X	V	X	X		
S8	X	X	V	{10-7}	X	
S10	{10-3}	V	X	{2-1}	{8-3}	X
	S0	**S1**	**S2**	**S3**	**S7**	**S8**

Identificazione delle classi di massima compatibilità:

Insieme degli stati: {0,1,2,3,7,8,10}

Analizzo S0: incompatibile con 3,7,8 -> {0,1,2,10} {1,2,3,7,8,10},

Analizzo S1: incompatibile con 3,8 -> {0,1,2,10}, {1,2,7,10} {2,3,7,8,10},

Analizzo S2: incompatibile con 7,10 -> {0,1,2} {0,1,10}, {1,2} {1,7,10}, {2,3,8} {3,7,8,10},

Analizzo S3: incompatibile con 7 -> {0,1,2}, {0,1,10}, {1,2}, {1,7,10}, {2,3,8}, {3,8,10} {7,8,10},

Analizzo S7: incompatibile con 8 -> {0,1,2}, {0,1,10}, {1,2}, {1,7,10}, {2,3,8}, {3,8,10}, {7,10} {8,10},

Analizzo S8: incompatibile con 10 -> {0,1,2}, {0,1,10}, {1,2}, {1,7,10}, {2,3,8}, {3,8} {3,10}, {7,10}, {8} {10},

Classi: A: {0,1,2} B: {0,1,10} C: {1,7,10} D: {2,3,8} E: {3,10}

Tabella degli stati della macchina minima:

Stato | ingresso	0	1	OUT
A	A	B	0
B	A	B	0
C	A	D	0
D	A	C	1
E	A	B	1

Implementazione

Richiesti 3 registri di memoria (Flip Flop).


Tabella degli stati codificata:

Stato | ingresso	0	1	OUT
000	000	001	0
001	000	001	0
010	000	011	0
011	000	010	1
100	000	001	1

Tabella delle eccitazioni:

Stato | ingresso	0	1	OUT
0,0,0	0,0,0	0,0,1	0
0,0,1	0,0,0	0,0,1	0
0,1,0	0,0,0	0,1,1	0
0,1,1	0,0,0	0,1,0	1
1,0,0	0,0,0	0,0,1	1

ESERCIZIO 45




A. Si estragga la tabella delle transizioni e la tabella delle eccitazioni della macchina a stati finiti che ha ingressi X e Y e l'uscita Z.

B. Si applichino le condizioni di "non osservabilità" di Z rispetto a OUT e di "non controllabilità" di Xe Y rispetto ad ABC alla tabella delle eccitazioni ricavata al punto 1.

Soluzione

Esercizi vari FSM con ottimizzazioni (a partire dalla costruzione dell'esercizio)

Esempio: triplicazione della stessa macchina



	0	1	Out
A	C	D	0
B	F	E	1
C	E	F	1
D	A	E	1
E	D	C	0
F	B	D	0

Soluzione

Raggiungibilità


A → A{C,D} ; A{C,D} → A{C{E,F},D{A,E}} → A{C{E,F},D{}}; A{C{E{D,C},F{B,D}},D{}} → A{C{E{}},F{B}},D{}} ;

A{C{E{}},F{B}},D{}} → A{C{E{}},F{B{E,F}}},D{}} → A{C{E{}},F{B{}}},D{}} FINE. Tutti Raggiungibili

B	X				
C	X	EF			
D	X	AE	AE, EF		
E	CD	X	X	X	
F	BC	X	X	X	BD, CD
	A	B	C	D	E

Analisi stati distinguibili: Nessuna distinguibilità retropropogabile. Tutte le coppie di stati sono equivalenti

Grafo delle equivalenze



Due classi di equivalenza.

MODIFICA 1 FSM – aggiunta DC sulle uscite

	0	1	Out
A	C	D	0
B	F	E	-
C	E	F	1
D	A	E	1
E	D	C	-
F	B	D	0

B	CF, DE				
C	X	EF			
D	X	AE	AE, EF		
E	CD	DF, CE	DE, CF	AD, CE	
F	BC	DE	X	X	BD, CD
	A	B	C	D	E

Analisi stati distinguibili:

B	**X**				
C	X	EF			
D	X	AE	AE, EF		
E	CD	**X**	**X**	**X**	
F	BC	DE	X	X	BD, CD
	A	B	C	D	E

Passo 2

B	X				
C	X	EF			
D	X	AE	AE, EF		
E	CD	X	X	X	
F	BC	**X**	X	X	BD, CD
	A	B	C	D	E

Passo 3

B	X				
C	X	EF			
D	X	AE	AE, EF		
E	CD	X	X	X	
F	BC	X	X	X	BD, CD
	A	B	C	D	E

Nessuna ulteriore distinguibilità retropropogabile. Tutte le coppie rimaste si riferiscono a stati equivalenti (Stesso grafo delle equivalenze).

MODIFICA 2 FSM aggiunta DC sullo stato e uscite

	0	1	Out
A	C	D	0
B	-	E	-
C	E	-	1
D	A	E	1
E	D	C	-
F	B	D	0

F,B Irraggiungibile: lasciamo B per puri scopi didattici

	0	1	Out
A	C	D	0
B	-	E	-
C	E	-	1
D	A	E	1
E	D	C	-

B	DE			
C	X	v		
D	X	v	AE	
E	CD	CE	DE	AD, CE
	A	B	C	D

Analisi stati distinguibili:

B	DE			
C	X	v		
D	X	v	AE	
E	CD	CE	DE	**X**
	A	B	C	D

Passo 2

B	**X**			
C	X	v		
D	X	v	AE	
E	CD	CE	**X**	X
	A	B	C	D

Passo 3

B	X			
C	X	~		
D	X	~	AE	
E	CD	**X**	X	X
	A	B	C	D

Nessuna ulteriore distinguibilità retropropogabile. Tutte le coppie rimaste si riferiscono a stati compatibili (Stesso grafo delle equivalenze).

MODIFICA 3 FSM

	0	1	Out
A	C	D	0
B	-	E	-
C	E	-	1
D	A	E	-
E	D	C	-
F	B	D	0

F,B Irraggiungibile: lasciamo B per puri scopi didattici

	0	1	Out
A	C	D	0
B	-	E	-
C	E	-	1
D	A	E	-
E	D	C	-

B	DE			
C	X	v		
D	AC, DE	v	AE	
E	CD	CE	DE	AD, CE
	A	B	C	D

Analisi stati distinguibili:

B	DE			
C	X	v		
D	**X**	v	AE	
E	CD	CE	DE	**X**
	A	B	C	D

Passo2

B	**X**			
C	X	v		
D	X	v	AE	
E	CD	CE	**X**	X
	A	B	C	D

Passo3

B	X			
C	X	~		
D	X	~	AE	
E	CD	**X**	X	X
	A	B	C	D

Nessuna ulteriore distinguibilità retropropogabile. Tutte le coppie rimaste si riferiscono a stati compatibili

(Stesso grafo delle equivalenze).

MODIFICA 3 FSM

	0	1	Out
A	C	D	0
B	-	E	-
C	-	-	1
D	A	E	-
E	D	C	-
F	B	D	0

F,B Irraggiungibile: lasciamo B per puri scopi didattici

	0	1	Out
A	C	D	0
B	-	E	-
C	-	-	1
D	A	E	-
E	D	C	-

B	DE			
C	X	v		
D	AC, DE	v	v	
E	CD	CE	v	AD, CE
	A	B	C	D

Analisi stati distinguibili:

B	DE			
C	X	v		
D	**X**	v	v	
E	CD	CE	v	**X**
	A	B	C	D

Passo 2


B	**X**			
C	X	v		
D	X	v	v	
E	CD	CE	v	X
	A	B	C	D

Passo 3

B	X			
C	X	v		
D	X	v	v	
E	CD	CE	v	X
	A	B	C	D

Nessuna ulteriore distinguibilità retropropogabile. Tutte le coppie rimaste si riferiscono a stati compatibili

Grafo compatibilità



3 classi di massima compatibilità:


- {AE}: {CD}
- {BCE}: {CE}
- {BCD}: ∅

Una macchina ammissibile chiusa è anche quella con {AE}:{CD} e {BCD}: ∅

ESERCIZIO 46

cd\ab	00	01	11	10
00	0 0	1 1	1 1	1 0
01	0 1	1 1	1 1	0 1
11	0 1	0 1	1 0	0 0
10	0 1	0 1	1 0	0 0

~~F = bc' + ab + ac'd'; G = bc' + c'd + a'c~~



Sintesi combinatoria:

1) Sintetizzare F e G con Karnaugh identificando tutti gli implicanti primi, gli essenziali e le/la copertura ottima
2) Sintetizzare F mediante solo multiplexer a due vie e valori costanti (0 e 1) [Applicare il teorema di espansione di Shannon]

    a. Trovare la prima forma canonica anche applicando la riduzione su gli implicanti primi identificati al punto 1
3) Sintetizzare G con soli NAND
4) Risintetizzare F e G con QM di funzione multipla
    a. Rappresentare F e G mediante una ROM, una PLA e una PAL con OR2.

Controllabilità

1) Identificare i controllability don't care di F e G rispetto a T0, T1 e T2. Risintetizzare F e G utilizzando Karnaugh.
    a. Calcolare il costo iniziale e finale. Guadagno %?

Sintesi Sequenziale:

1) Sintesi inversa: Trovare tabella degli stati.
2) Esistono stati irraggiungibili?
3) Senza eliminare gli eventuali stati irraggiungibili, trovare la macchina minima identificando gli stati equivalenti.
4) Sintetizza la macchina minima mediante FFD

Contatore

1) Considerando stato di reset lo stato 100, identificare il ciclo di conteggio.
2) Rifare il contatore utilizzando, come base, un contatore binario naturale con FFD. Confrontare i costi
    a. Nota: se necessario, applicare un circuito di reset!